Edifício Micron

SEUL — Uma importante divergência estratégica surgiu entre os principais fabricantes mundiais de semicondutores em torno do futuro da arquitetura de memória dinâmica de acesso aleatório (DRAM) abaixo de 10 nanômetros. A disputa tecnológica deve redefinir o hardware de inteligência artificial de próxima geração e a economia da memória para data centers.

Durante uma apresentação sobre estratégia tecnológica, a fabricante americana de memórias Micron Technology anunciou oficialmente que interromperá a evolução comercial das estruturas de células 4F² (quatro vezes o quadrado do recurso), após duas décadas de pesquisa. A empresa redirecionará seus investimentos para a DRAM 3D e para a evolução de nós planares 6F². Em sentido oposto, as líderes sul-coreanas Samsung Electronics e SK Hynix — ao lado da chinesa ChangXin Memory Technologies (CXMT) — avançam agressivamente em estratégias de duas frentes, tratando as arquiteturas de transistores verticais 4F² como uma etapa essencial antes da transição para a fabricação em larga escala de estruturas de DRAM 3D empilhadas.

Divergência arquitetônica: limites do 4F² e aceleração da DRAM 3D

A divisão estratégica expõe debates fundamentais de engenharia sobre como superar os limites físicos da evolução tecnológica à medida que a DRAM planar convencional em 2D se aproxima de dimensões inferiores a 10 nanômetros.

Durante décadas, a indústria global de memórias dependeu da redução dos layouts de células 6F² para aumentar a densidade de bits. A arquitetura 4F² — que posiciona os transistores verticalmente para reduzir a área da célula em aproximadamente 33% a 50% em relação aos layouts convencionais — há muito é considerada a ponte ideal para manter o crescimento da densidade planar. A Micron, porém, argumenta que reduzir o espaçamento dos capacitores em configurações 4F² aumenta significativamente a complexidade de fabricação e os custos das lâminas, além de provocar anomalias de interferência, como a vulnerabilidade Rowhammer, sem oferecer ganhos de densidade suficientes:

  • Aposta da Micron em 3D e 6F²: A Micron planeja estender os nós planares 6F² pelos processos 1-delta (1δ) e 1-épsilon (1ε), enquanto direciona capital para a DRAM 3D, com união wafer a wafer e canais verticais de células.
  • Avanço da Samsung com transistores de canal vertical (VCT): A Samsung está aprimorando os transistores de canal vertical (VCT) e materiais de canal de óxido de índio, gálio e zinco (IGZO), com o objetivo de comercializar estruturas 4F² em nós abaixo de 10 nanômetros e maximizar a densidade dos chips antes da introdução da DRAM 3D.
  • Roteiro duplo VG-3D da SK Hynix: A SK Hynix está desenvolvendo plataformas 4F² de porta vertical (VG) como uma ponte intermediária, alinhando os ganhos de densidade arquitetônica às futuras exigências das memórias de alta largura de banda HBM4E e HBM5.
  • Comercialização agressiva da CXMT: A fabricante chinesa doméstica CXMT anunciou planos de entregar seus primeiros módulos 4F² DDR5 RDIMM para servidores até o fim do ano, buscando obter vantagens de densidade apesar de não ter acesso a equipamentos avançados de litografia ultravioleta extrema (EUV).

"A indústria enfrenta um momento crítico, em que o espaçamento físico dos capacitores e a física térmica determinam os limites da evolução tecnológica", observou um analista sênior de processos de semicondutores em Seul. "A Micron aposta que o 4F² impõe obstáculos proibitivos de custo e rendimento, enquanto Samsung e SK Hynix veem o domínio do 4F² como uma base tecnológica necessária para fabricar DRAM 3D com múltiplas camadas."

Impactos econômicos para a HBM de próxima geração e a computação de IA

As escolhas arquitetônicas feitas agora influenciarão diretamente os custos de fornecimento, as métricas de densidade e a posição competitiva no mercado de aceleradores de IA, que cresce rapidamente.

Especialistas do setor destacam que, se Samsung e SK Hynix conseguirem obter altos rendimentos com arquiteturas 4F² a custos aceitáveis, poderão conquistar uma vantagem temporária em densidade de bits e custo por wafer por volta de 2027. Por outro lado, se os desafios de rendimento do 4F² se mostrarem graves, o foco exclusivo da Micron na aceleração da implementação da DRAM 3D poderá permitir que a empresa americana ultrapasse suas rivais sul-coreanas nos módulos de memória de alta densidade de próxima geração. Com a oferta de memórias devendo continuar restrita até o fim da década de 2020 devido à demanda dos data centers de IA, a velocidade de execução e a eficiência do rendimento determinarão a participação de mercado.

Diretrizes operacionais para administrar roteiros de processos e pesquisa e desenvolvimento em fabricação de semicondutores

Para conduzir transições arquitetônicas, otimizar os investimentos de capital entre nós tecnológicos concorrentes e garantir a liderança na fabricação de memórias avançadas, as divisões de pesquisa e desenvolvimento e de planejamento fabril de semicondutores executam quatro diretrizes operacionais centrais:

Primeiro, forças-tarefa de tecnologia de semicondutores conduzem avaliações paralelas de pesquisa e desenvolvimento, comparando continuamente os ganhos de densidade de bits, as densidades de defeitos e os custos dos wafers em protótipos de DRAM 4F² e 3D. Segundo, equipes de engenharia de rendimento empregam litografia computacional avançada e processos de deposição de camadas atômicas (ALD) para garantir a formação uniforme de portas de transistores verticais e minimizar o vazamento dos capacitores em projetos de células abaixo de 10 nanômetros. Terceiro, unidades de compras estratégicas trabalham em estreita colaboração com fornecedores de equipamentos para assegurar ferramentas especializadas de união wafer a wafer e de união híbrida, essenciais à integração da DRAM 3D. Quarto, equipes de integração de produtos alinham diretamente os roteiros arquitetônicos aos padrões de memória de alta largura de banda (HBM), verificando se as transições na estrutura das células atendem aos rigorosos parâmetros térmicos, de velocidade e de eficiência energética exigidos pelos principais fabricantes de chips para IA.

Um momento decisivo para a indústria global de memórias

A divisão em torno da evolução tecnológica do 4F² e da DRAM 3D representa uma das mais importantes divergências arquitetônicas da história da indústria de memórias para semicondutores.

Enquanto Samsung, SK Hynix, Micron e CXMT preparam linhas iniciais de produção-piloto para suas respectivas arquiteturas de memória de próxima geração nos próximos 18 a 24 meses, o mercado acompanhará de perto os primeiros índices de rendimento e as métricas de custo por bit. O resultado dessa divergência estrutural estabelecerá a hierarquia tecnológica da era da memória para IA ao longo da próxima década.